

LAB08:

Alunos: Gustavo Santiago Sousa

FIFO

Simulação:

```
=====
TESTBENCH DECODER RAM 4x1
=====

>>> TESTE 1 - ESCRITA
WRITE RAM0 | ADDR=0x0402 | DATA=0xa5 | CS=0001
WRITE RAM1 | ADDR=0x0810 | DATA=0xb6 | CS=0010
WRITE RAM2 | ADDR=0x0c20 | DATA=0xc7 | CS=0100
WRITE RAM3 | ADDR=0x1015 | DATA=0xd8 | CS=1000

>>> TESTE 2 - LEITURA
READ RAM0 | ESPERADO=0xA5 | RECEBIDO=0xa5
READ RAM1 | ESPERADO=0xB6 | RECEBIDO=0xb6
READ RAM2 | ESPERADO=0xC7 | RECEBIDO=0xc7
READ RAM3 | ESPERADO=0xD8 | RECEBIDO=0xd8

>>> TESTE 3 - SOBRESCRITA
READ RAM0 | ESPERADO=0x99 | RECEBIDO=0x99

>>> TESTE 4 - MULTIPLOS ENDEREÇOS
ADDR=0x0800 | ESP=0x11 | REC=0x11
ADDR=0x0801 | ESP=0x22 | REC=0x22
ADDR=0x0802 | ESP=0x33 | REC=0x33
ADDR=0x0803 | ESP=0x44 | REC=0x44

>>> TESTE 5 - ENDEREÇOS INVALIDOS
ADDR=0x0000 | CS0=0 CS1=0 CS2=0 CS3=0
ADDR=0xFFFF | CS0=0 CS1=0 CS2=0 CS3=0

=====
FIM DA SIMULACAO
=====
```

